Memorie

Home → Tutorial → Appunti scolastici → Digitale → Circuiti sequenziali → Memorie

In preparazione

In questa pagina sono mostrate le caratteristiche principali delle memorie a semiconduttori.

Il riferimento è alle memorie attualmente utilizzate nei computer ordinari e nei microcontrollori odierni e nulla o quasi fa riferimento a tecnologie superate. Mi sia permessa come eccezione la fotografia di apertura, opera di Dennis van Zuijlekom, che rappresenta una memoria a nuclei magnetici risalente agli anno '50 del secolo passato: bellissima!

Memorie volatili e non volatili

Una memoria si indica come volatile se il suo contenuto è mantenuto solo in presenza di una adeguata alimentazione, non volatile nel caso contrario.

Un esempio di memoria volatile è la RAM del PC: nel caso di mancanza di alimentazione, tutti i dati in essa contenuti sono persi
Un esempio di memoria non volatile sono le memoria Flash, base per realizzare per esempio le schede SD.

In realtà tale confine non è così netto come potrebbe sembrare dalla definizione:

In una memoria RAM dinamica di tipo DDR2 il dato viene mantenuto in memoria per almeno 64 ms senza alimentazione secondo gli standard di riferimento, ma in realtà tale tempo è di diverse decine di secondi
Una memoria Flash moderna dovrebbero mantenere i dati per almeno qualche decina di anni, anche se temperature molto elevate potrebbero ridurre in modo significativo tale tempo.

Struttura di una memoria

Le memorie, come tutti i circuiti digitali, sono dotate di un certo numero di ingressi e di uscite, in funzione dei bit che possono essere memorizzati in esse.

Data bus

Tutte le memorie sono organizzate come un insieme ordinato di parole, ciascuna costituita da un numero fisso di bit, in genere una potenza di due; la singola parola può tipicamente essere costituita da 1 solo bit, da quattro bit, da 8 bit (un byte), 16 bit, 32 bit, 64 bit. Non mancano eccezioni:

La memoria di programma del PIC16 è costituita da parole di 12 bit oppure 14 bit
Alcune memorie RAM avevano parole costituite da 9 bit, uno dei quali destinati ad essere un bit di parità per rilevare errori
Le RAM ECC usano tipicamente parole di 72 bit (64 bit per i dati e 8 per la correzione degli errori)

In genere una memoria necessita di un numero di ingressi dati pari alla dimensione di una parola. Inoltre necessita di un numero di uscite dati, anch'esso pari al numero di bit che costituiscono una parola. In molti casi gli stessi pinn svolgono, in istanti diversi, entrambe le funzioni.

Address bus

Ciascuna parola è individuata da un indirizzo. Normalmente il numero di parole è una potenza di due e quindi il numero di bit che costituisce l'indirizzo può essere calcolato come logaritmo in base due del numero di parole. Forse qualche esempio chiarisce meglio questa relazione; vediamoli in una tabella:

Numero di parole		Bit di indirizzo	Come formula
1K	1024	10	2¹⁰
4K	4096	12	2¹²
1M	1048576	20	2²⁰
2M	2097152	21	2²¹
1G	1073741824	30	2³⁰
8G	8589934592	33	2³³

Una memoria deve essere dotata di un numero di ingressi di indirizzi pari al numero di bit di indirizzo indicati nella tabella. Tale numero cresce abbastanza velocemente e quindi si sono adottate tecniche per ridurne il numero.

Capacità di una memoria

La capacità di una memoria indica quanti bit (o quanti byte) contiene, indicando il numero di parole e la loro dimensione. La sintassi spesso usata è Capacità = Numero parole x Dimensioni Parola, esprimento il tutto in bit

Vediamo alcuni esempi:

una memoria che contiene 1 024 parole da 8 bit contiene complessivamente 1 024 Byte (1 KB) oppure 8 192 bit (8 Kb); è indicata come 1K x 8 [bit] oppure 1K x 1 [Byte]
Una memoria che contiene 1 048 576 parole da 1 bit contiene complessivamente 1 Mbit; è indicata come 1M x 1 [bit]
Una memoria che contiene 1 048 576 parole da 8 bit contiene complessivamente 8 Mbit; è indicata come 1M x 8 [bit] oppure 1M x 1 [Byte]
Una memoria che contiene 2 097 152 parole da 4 bit contiene complessivamente 8 Mbit; è indicata come 2M x 4 [bit]
Una memoria che contiene 8 589 934 592 parole da 8 bit contiene complessivamente 64 Gbit; è indicata come 8G x 8 [bit] oppure 8G x 1 [Byte]

Control bus

Oltre agli ingressi/uscite dati e agli ingressi di indirizzo sono presenti numerosi altri segnali piuttosto eterogenei che, normalmente, sono ingressi. Di seguito alcuni esempi, normalmente non presenti contemporaneamente:

CS (chip select) oppure CE (chip enable) che, nell'esempio qui mostrato, attiva il funzionamento dell'intero chip di memoria quando vale zero logico (nota 1)
OE (output enable) che, nell'esempio mostrato, attiva il funzionamento delle uscite quando ha valore uno logico (nota 1)
RE (read enable) che attiva la letture della memoria quando è alto (nota 1)
WE (write enable) che attiva la scrittura della memoria quando è basso (nota 1)
R / W è il nome che spesso viene assegnato all'unico segnale che ha la funzione di attivare la lettura oppure la scrittura, in alternativa ai due segnali precedenti: 1 per leggere (attivo alto), 0 per scrivere (attivo basso) (nota 1)
CK (clock), se presente, utilizzato per sincronizzare le operazioni all'interno della memoria
Altri segnali, con funzioni specifiche

Attività

Una memoria è descritta come 2K x 8 bit. Quanti sono gli ingressi e le uscite? Disegnare lo schema a blocchi corrispondente

Una memoria è descritta come 2M x 1 bit. Quanti sono gli ingressi e le uscite? Disegnare lo schema a blocchi corrispondente

Una memoria è descritta come 32G x 4 bit. Quanti sono gli ingressi e le uscite? Disegnare lo schema a blocchi corrispondente

Descrivere la struttura delle seguenti memorie:

Memoria 1

Memoria 3

Memoria

Memoria 4

Memoria non volatili

Un tempo ormai lontano le memorie non volatili usavano le seguenti tecnologie:

Memorie a nuclei magnetici, risalenti ad oltre 50 anni fa e alle quali è dedicata la fotografia di apertura di questa pagina
Memorie a bolle magnetiche, una delle grandi promesse mai mantenute nel campo della microelettronica
ROM (Read Only Memory). Le informazioni erano memorizzate durante il processo di fabbricazione
PROM (Programmable ROM). Il songolo bit era memorizzato dall'utente finale "bruciando" fusibili attraverso un apposito programmatore
EPROM (Erasable PROM). Il singolo bit è memorizzato immagazzionando o meno cariche elettriche su un piccolo pezzo in silicio reso conduttore attraverso l'aggiunta di droganti; questo conduttore è completamente immerso in uno strato di isolante (ossido di silicio) ed è indicato come floating gate per mettere in evidenza che non è collegato ad altri circuiti elettrici. Applicando una tensione relativamente elevata (inizialmente 25 V, tensione nel tempo scesa a 12 V) era possibile intrappolare cariche elettriche nel floatting gate; esponendo l'isolante alla luce ultravioletta di un apposito cancellatore era possibile rimuovere le cariche, di fatto cancellando completamente il contenuto della EPROM

Attualmente tutte le memorie non volativi sono di tipo EEPROM (dette anche E2PROM, Electrically Erasable PROM) e Flash. La tecnologie di entrambe queste memorie è concettualmente simile a quella delle EPROM, ma sia la scrittura che la lettura è possibile usando tensioni relativamente piccole e senza l'uso di apparecchi esterni alla memoria.

Questa tecnologia ha però diversi limiti:

La scrittura deve essere preceduta dalla cancellazione dei dati. Nelle EEPROM questo processo può avvenire per un solo byte, per le memorie Flash per un blocco di celle, tipicamente dalle dimensioni da 512 a 4 096 Byte. Comunque per entrambe le memorie è un'operazione piuttosto lenta
La continua scrittura di una cella degrada lo strato di isolante. Tipicamente una cella moderna può essere scritta almeno 10⁶ volte (nota 2)
Col passare del tempo le cariche accumulate nel floatting gate si disperdono, perdendo il contenuto memorizzato. Tipicamente si fa riferimento ad un decennio o più (nota 3)

Tipicamente le memorie Flash sono classificate come:

SLC: una cella memorizza un solo bit per ciascuna cella, con una tensione alta oppure bassa
MLC: una cella memorizza due o più bit per cella attraverso più livelli di tensione. Per esempio 00 con la tensione più bassa, 01 con una tensione un po' più alta, 10 con una tensione ancora più elevata e 11 con la massima tensione. Queste celle sono un poco più lente delle SLC (soprattutto in scrittura) ed hanno una vita operativa minore, ma sono più capaci e quindi molto meno costose a parità di dimensione

Spesso le memorie Flash vengono classificate anche in base al comportamento e alla struttura interna:

Flash NOR un poco più veloci in lettura rispetto alle NAND
Flash NAND, un poco più veloci in scrittura rispetto alla NOR, ma meno costose a parità di dimensione. Queste ultime sono le più diffuse.

Memorie volatili

Memorie statiche

Nelle memorie statiche (SRAM, nota 4) un singolo bit è memorizzato in un Flip Flop. In sostanza si tratta di un insieme molto esteso di registri PIPO, ciascuno dei quali memorizza una parola e può essere letto o scritto indipendentemente dagli altri attraverso il bus dati, comune a tutti.

Le SRAM possono oggi essere costruite con due obbiettivi, in contrasto tra di loro:

SRAM progettate per essere veloci sia nella scrittura che nella lettura. L'uso tipico è la memoria cache dei processori (nota 5).
SRAM progettate per consumare poco, in genere usate in dispositivi alimentati da una batteria a bottone per molti anni (nota 5)

Una memoria statica difficilmente supera oggi la dimensione di 16 MB.

Memorie dinamiche

Le memorie dinamiche (DRAM) utilizzano un condensatore per memorizzare un bit.

Il vantaggio è la dimensione della singola cella enormemente minore rispetto a quella di una cella SRAM e quindi la possibilità di realizzare memorie molto più capienti a parità di costo. Oggi è per esempio normale usare singoli circuiti integrati con capacità di 16 Gbit, organizzati come 1G x 16 oppure 4Gb x 4.

Lo svantaggio è che un condensatore tende a scaricarsi col passare del tempo e quindi le singole celle devono periodicamente essere sottoposte a refresh del contenuto, cioè alla riscrittura del contenuto, operazione gestita normalmente dal controller della memoria. Tipicamente il ciclo di refresh si misura in decine di millisecondi.

Due osservazioni in merito al numero di piedini fisici che costituiscono l'address bus:

In genere le DRAM hanno molte celle e quindi è necessario un numero elevato di piedini per l'address bus
Le singole celle sono organizzate internamente come una matrice bidimensionale. Quindi quello che appare come indirizzo della cella è in realtà composto da una prima parte che è il numero di riga ed una seconda parte che è il numero di colonna

La scelta naturale è quindi quella di fornire l'indirizzo diviso in due metà, prima l'indirizzo della riga (segnalato da un apposito piedino di Row Address Select, RAS), quindi quello della colonna (Column Address Select, CAS). Questa tecnica permette inoltre di ottimizzare i tempi di accesso quando le celle da leggere o scrivere appartengono alla stessa riga: in questo caso basta fornire solo l'indirizzo della colonna e quindi la lettura del dato è più veloce rispetto alla lettura di una cella appartenente ad un'altra riga.

Memorie dinamiche sincrone

Le attuali DRAM sono in genere sincronizzate da un clock (Synchronous Dynamic Random Access Memory, SDRAM, nota 4). In linea di massima più alto è il clock, più veloce è la lettura o la scrittura della memoria. Per esempio una memoria con clock (massimo) pari 3200 MHz ha una velocità doppia di una memoria con clock (massimo) a 1600 MHz.

In realtà le operazioni di lettura e scrittura sono piuttosto articolate e richiedono numerosi cicli di clock per essere completate; questo fatto viene spesso espresso da alcuni numeri (latenza) che rappresentano il numero di cicli di clock necessari per completare vari tipi di operazioni (per esempio lettura di una cella qualunque oppure lettura di più celle consecutive oppure scritture...).

Nei casi più semplici viene fornito un solo numero (CL, CAS Latency) definito come numero di colpi di clock necessari per leggere una cella (nota 6): più è basso più la memoria è veloce a parità di clock. Per esempio una memoria CL 20 è del 10% più veloce di una memoria CL22
Per una descrizione più accurata sono forniti 4 numeri di cui il primo è il CL citato al punto precedente e gli altri T_RCD, T_RP, and T_RAS; l'ultimo è sempre il più grande ed è il tempo necessario per leggere una cella qualunque. Un esempio reale a quattro cifre: 7-8-8-24
Sui fogli tecnici del componente sono presenti decine di questi numeri...

Rimane un dubbio: meglio una memoria con clock elevato oppure con latenza inferiore? Non esiste una risposta univoca...

A differenza dei Flip Flop che sono attivati dal fronte di salita oppure da quello di discesa del clock, le SDRAM moderne sono attivate da entrambi i fronti, dando origine a memorie che, a parità di clock, sono due volte più veloci (DDR SDRAM, Double Data Rate SDRAM).

Esistono varie famiglie, tra di loro incompatibili di DDR; DDR(1), DDR2, DDR3, DDR4 (la versione attualmente più diffusa). DDR5... Normalmente tra una generazione di DDR e l'altra si assiste ad un aumento della frequenza di clock, ad un aumento della latenza (aspetto negativo ampiamente compensato dall'aumento della frequenza di clock), ad una diminuzione del consumo di energia e ad aumento della capacità massima.

Banchi di memoria

Spesso un singolo circuito integrato non è sufficiente per garantire la necessaria capacità di memoria necessaria ad una determinata applicazione. La soluzione è riunire più integrati al fine di aumentare il numero e/o la dimensione delle parole, costruendo un banco di memoria.

L'esempio più familiare è costituito dalla memoria dei PC. Di seguito qualche esempio... storico.

Il primo esempio mostra una scheda SIMM-72 (Single In-Line Memory Module con 72 contatti elettrici) del 1995 circa che ospita otto integrati HM514400 da 1M x 4 bit ciascuno, per costruire un banco da 1M x 32 bit (4 MByte)

SIMM 72

Quella di seguito mostrata è una DIMM-168 (Dual In-line Memory Module con 168 contatti elettrici) degli ultimi anni del secolo scorso e destinata a server; ospita 36 circuiti integrati non meglio identificati, 18 per lato, incollati uno sull'altro a coppie. Il banco ha capacità di 64M x 72 bit, per complessivi 512 MByte, oltre ai bit di controllo degli errori di tipo ECC

DIMM-168

Il modulo DIMM-168 seguente ospita otto circuiti integrati VDD8616A8A ciascuno dei quali è internamente organizzato come 4M x 16 bit x 4 banchi; il modulo viene visto dal sistema come un'unica memoria da 32M x 64 bit, per complessivi 256 MB

DIMM 168

La fotografia seguente mostra un modulo SO-DIM-200 (Small Outline DIMM) DDR2 da 512 MByte, tipicamente usato nei computer portatili di qualche anno fa. Ciascuno dei due lati del modulo SO-DIMM ospita 4 circuiti integrati V59C1512164QB, ciascuno dei quali è a sua volta organizzato internamente come 8M x 16 bit x 4 banchi (512 Mbit in totale). Nel complesso il modulo è visto dal PC come una memoria da 64M x 64 bit (64M x 8 Byte)

SO-DIMM 200

Attività 2

Simulare con Deeds il funzionamento delle memorie contenute nel file memoria.zip, nell'ordine della numerazione:

0-RAM contiene una memoria RAM con ingresso ed uscita dei dati su bus separati
1-SRAM contiene una memoria sincrona
2-SRAM-HZ contiene una memoria con un unico bus per l'ingresso e l'uscita dei dati. Utile rivedere la logica 3-state
3-RAM Bank 256x4 contiene un banco costituito di quattro memorie che ha lo scopo di aumentare la dimensione di una parola
4-SRAM-bank 4k x 8 contiene un banco di 4 memorie che ha lo scopo di aumentare il numero di parole. Utile rivedere i decoder

Attività 3

Analizzare la struttura della memoria del proprio PC, tramite osservazione diretta, ricerca di documentazione oppure software dedicato; in alternativa, analizzare un banco di memoria commerciale.

Memorie seriali

Queste memorie hanno lo scopo di ridurre al minimo il numero piedini di ingresso ed uscita, permettendo di realizzare memorie con capacità relativamente elevata in contenitori con pochi pin, tipicamente otto, inclusa l'alimentazione.

L'organizzazione è quella tipica delle memorie appena descritte, ma i bit dati vengono letti o scritti serialmente, attraverso un solo pin di ingresso ed un solo pin di uscita (oppure un solo pin di input/output). Analogamente i bit di indirizzo sono impostanti sfruttando un solo pin di ingresso, in genere coincidente con l'ingresso dati.

Per esempio 48L512 è una memoria RAM statica 64 K x 8 bit. Dati ed indirizzi vengono scritti utilizzando l'ingresso condiviso SI (Serial Input) e letti dall'uscita SO (Serial Output). Di seguito il pin-out, 8 pin in totale, inclusa l'alimentazione:

Nelle ultime due fotografie è visibile sia sulla DIMM che sulla SO-Dimm una memoria di questo tipo, di tipo EEPROM: ha il compito di memorizzare i parametri di funzionamento della memoria DRAM (tipo, quantità, velocità...) e permettere così al PC di configurarsi autonomamente all'avvio. Quando ha questa funzione viene indicata some Serial Presence Detect EEPROM (SPD), in genere con interfaccia Inter Integrated Circuit.

Memorie FIFO

Le memorie FIFO (First In, First Out) sono memorie volatili ad accesso non casuale: i dati sono scritti attraverso i pin di ingresso e letti attraverso i pin di uscita senza specificare alcun indirizzo: semplicemente la prima parola scritta sarà la prima ad essere letta e, una volta letta, viene "distrutta".

Di seguito i pin di un registro IDT 7208 con organizzazione interna 32 K x 9 bit. Si possono vedere i nove pin di ingresso dati (D₀...D₈), le nove uscite (Q₀... Q₉) ed i pin di scrittura W e di lettura R. Quando il pin W è attivo la parola in ingresso viene scritta nell'ultima cella libera, quando R è attivo viene letta la prima cella occupata.

Registro FIFO

L'uso tipico di queste memorie è la funzione di buffer tra un generatore di dati occasionalmente molto veloce ed un ricevitore non sempre in grado di ricevere dati troppo velocemente.

Note

Si noti la presenza o meno del trattino sopra il nome dell'ingresso: se presente, significa che "fa quello che deve fare" nel momento in cui assume valore logico basso, cioè è attivo basso. In assenza del trattino l'ingresso è attivo alto
Nei dischi SSD, basati si Flash, il problema viene affrontato mantenendo alcune celle "di scorta" (over-provisioning) per sostituire quelle che con il tempo si usurano. Questo meccanismo in genere non è implementato sulle schede SD e sulle "chiavette" USB
Questo tempo diminuisce di molto con temperature molto alte oppure negli apparati presenti al di fuori dell'atmosfera terrestre. Memorie progettate per poter funzionare in condizioni estreme sono spesso indicate come Radiation-Hardened
Purtroppo la "S" significa sia Static che Synchronous, lasciando il dubbio sul significato di SRAM (ma non per SDRAM)
Per inciso: una memoria veloce consuma tanto ed una a basso consumo è lenta...
Per la precisione indica il numero di cicli di clock che deve trascorrere tra l'attivazione del comandi di lettura/scrittura e l'effettiva disponibilità del dato in uscita. Questa descrizione implica che si sta effettuando un'operazione sulla stessa riga già precedentemente selezionata, l'operazione in assoluto più comune nell'uso delle RAM.

Data di creazione di questa pagina: aprile 2021
Ultima modifica: 29 aprile 2021