Sintesi con integrati MSI

In fase di sviluppo Stesura preliminare In fase di sviluppo

Utilizzando circuito MSI, decoder e multiplexer in particolare, è possibile progettare reti combinatorie anche di una certa complessità. In questa pagina vedremo con due semplici esempi come procedere e successivamente come questi concetti sono impiegati in circuiti combinatori programmabili.

Decoder

Il funzionamento del decoder è descritto in questa pagina. La sua struttura interna è la seguente, riferita ad un decoder da 2 a 4 senza enable:

Decoder

Confrontando tale struttura a quella ottenuta dalla prima forma canonica si osserva una notevole analogia: manca semplicemente la porta OR che collega le uscite delle AND corrispondenti ai mintermini per i quali l'uscita vale 1 per ottenere lo stesso circuito.

Esempio 1

Realizziamo il circuito corrispondente alla seguente tabella di verità usando un decoder da 3 a 8:

A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Di seguito la soluzione:

 MSB con decoder

Esercizio 2

Disegnare la rete corrispondente alla seguente tabella:

A B C Q
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

PAL

La struttura appena descritta in genere non è utilizzata per realizzare circuito combinatori usando singoli circuiti integrati, ma costituisce la base per realizzare circuiti programmabili. Di seguito una parte semplificata di un vecchio circuito integrato programmabile PAL16L8:

Il produttore vende il componente senza alcun collegamento elettrico tra le righe e le colonne (nota 1); è l'utilizzatore che effettua la programmazione del componente creando gli opportuni collegamenti.

Multiplexer

I multiplexer sono utilizzati per la sintesi di una tabella di verità, spezzandola in sottotabelle più piccole e quindi più facili da realizzare. Tali sottotabelle devono contenere un numero di righe potenze di due e devono avere tutte la stessa dimensione.

Esempio 3

Consideriamo la seguente tabella. Per fare la sintesi dividiamo di spezzare la tabella in quattro sottotabelle, ciascuna formata da due righe.

A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
A B C Q  
0 0 0 0 Q = 0
0 0 1 0
0 1 0 0 Q = C
0 1 1 1
1 0 0 1 Q = C
1 0 1 0
1 1 0 1 Q = 1
1 1 1 1

Di seguito lo schema corrispondente:

Q con Multiplexer

Esempio 4

La stessa tabella del precedente esercizio può essere sintetizzata con un Multiplexer 2-1 suddividendo a metà la tabella originale:

A B C Q  
0 0 0 0 Q = B · C
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1 Q = B + C
1 0 1 0
1 1 0 1
1 1 1 1

De seguito la realizzazione circuitale:

Sono possibile anche altre soluzioni, per esempio la seguente:

Esercizio 5

Dalla pagina www.digitalelectronicsdeeds.com...labtopics fare l'esercizio Analysis and design of multiplexer-based combinational networks

Note

  1. In realtà spesso avveniva il contrario: tutti i collegamenti erano presenti e l'utilizzatore interrompeva quelli non necessari


Pagina creata nel novembre 2020. Ultima modifica: 7 novembre 2020


Licenza "Creative Commons" - Attribuzione-Condividi allo stesso modo 3.0 Unported


Pagina principaleAccessibilitàNote legaliPosta elettronicaXHTML 1.0 StrictCSS 3

Vai in cima