La porta parallela del PC supporta diverse modalità operative, in genere tutte quelle previste dallo standard IEEE 1284. Tra le varie opzioni la più semplice da utilizzare per realizzazione interfacce da parte degli hobbisti è sicuramente la SPP - Standard Parallel Port - ma la EPP - Enhanced Parallel Port - è quella che permette maggiore flessibilità e velocità.
Lo standard EPP 1.7 fu originariamente definito da un consorzio costituito da Intel, Xircom e Zenith ed in seguito recepito, con qualche variazione, della norma IEEE 1284 come EPP 1.9.
Diverse sono le caratteristiche interessanti della EPP:
In genere tutte le porte parallele recenti sono EPP-compatibili anche se occorre impostare correttamente questa modalità di funzionamento agendo sui parametri del BIOS o posizionando un ponticello. Se la porta permette la configurazione come EPP 1.7 oppure EPP 1.9, si consiglia la seconda opzione.
Nel prosieguo si riterrà sufficientemente noto il funzionamento generale della porta parallela Centronics; tali informazioni possono essere acquisite leggendo, per esempio, il "Tutorial sulla porta SPP" disponibile all'indirizzo https://www.vincenzov.net/tutorial/spp/spp.htm. In particolare si presumono note le conoscenze necessarie per configurare le porte LPT, per individuare gli indirizzi effettivamente utilizzati e per scrivere un programma di modifica dei registri, operazioni tutte identiche alla SPP. È consigliabile anche avere nozione dei rischi che il PC corre nel caso di errori di montaggio dei circuiti elettronici e sulle possibili strategie per evitarli.
La porta EPP utilizza gli stessi connettori e segnali della porta Centronics; ne ridefinisce però i nomi e la funzione, secondo la seguente tabella.
| Pin | Nome SPP | Nome EPP | Direzione | Funzione EPP |
| 1 | Strobe | nWRITE | Out | Questo segnale basso indica una scrittura |
| 2 | Data 0 | PD 0 | Bidirezionale | Trasporta dati e indirizzi |
| 3 | Data 1 | PD 1 | Bidirezionale | Trasporta dati e indirizzi |
| 4 | Data 2 | PD 2 | Bidirezionale | Trasporta dati e indirizzi |
| 5 | Data 3 | PD 3 | Bidirezionale | Trasporta dati e indirizzi |
| 6 | Data 4 | PD 4 | Bidirezionale | Trasporta dati e indirizzi |
| 7 | Data 5 | PD 5 | Bidirezionale | Trasporta dati e indirizzi |
| 8 | Data 6 | PD 6 | Bidirezionale | Trasporta dati e indirizzi |
| 9 | Data 7 | PD 7 | Bidirezionale | Trasporta dati e indirizzi |
| 10 | Ack | Interrupt | In | Se abilitato, genera un interrupt sul fronte di salita |
| 11 | Busy | nWAIT | In | Usato per la sincronizzazione. |
| 12 | Paper Out | - | In | Non usato |
| 13 | Select | - | In | Non usato |
| 14 | Linefeed | nDSTRB | Out | Quando basso indica un trasferimento di dati |
| 15 | Error | . | In | Non usato |
| 16 | Inizialize | Reset | Out | Attivo basso, resetta le periferiche |
| 17 | Select in | nASTRB | Out | Quando basso indica un trasferimento di indirizzi |
| 18-25 | Massa | Massa |
La numerazione dei pin è relativa al connettore femmina DB25 presente sul retro del PC. Per alcuni pin della modalità EPP è indicato il nome premettendo la lettera "n" minuscola (per esempio nASTRB) per indicare che è attivo basso; a volte lo stesso pin è indicato senza tale prefisso oppure con un segmento al disopra (qualunque sia la convenzione usata non vi sono però modifiche ai livelli logici ed i diagrammi temporali indicati sono quelle "fisicamente" presenti).
Come si nota tre pin di ingresso non sono usati nello standard EPP e quindi possono essere gestiti direttamente dal programma, attraverso le stesse tecniche della porta SPP. Tutti gli altri segnali sono gestiti direttamente dall'HW della porta parallela anche se rimangono comunque disponibili per il controllo via SW secondo le modalità SPP. Ad esclusione dei tre segnali di ingresso non utilizzati non è però consigliabile un utilizzo contemporaneo della modalità EPP e SPP.
La gestione della EPP avviene attraverso otto registri consecutivi, ciascuno formato da otto bit, presentati nella tabella seguente. Con Base di intende l'indirizzo di base della porta parallela, in genere 0x378 oppure 0x278. Si noti che la porta EPP non può avere indirizzo 0x3BC, corrispondente nella nomenclatura DOS a LPT3.
| Indirizzo | Nome | R/W |
| Base + 0 | SPP data port | W |
| Base + 1 | SPP status port | R |
| Base + 2 | SPP control port | W |
| Base + 3 | EPP Address port | R/W |
| Base + 4 | EPP data port | R/W |
| Base + 5 | EPP dataport - 16 bit | R/W |
| Base + 6 | EPP dataport - 32 bit | R/W |
| Base + 7 | EPP dataport - 32 bit | R/W |
Le modalità a 16 e 32 bit non sono supportate da tutte le parallele EPP: in questo caso i registri corrispondenti non sono definiti.
Come riportato nella tabella i primi tre registri sono sostanzialmente identici sia come nome che come funzione ai registri della SPP e non verranno quindi qui descritti. Questo permette di usare una porta EPP in tutte le applicazioni in cui è richiesta una porta SPP, senza alcuna modifica all'HW o al SW. L'unico problema si può eventualmente presentare qualora si vogliano sfruttare alcune caratteristiche elettriche della SPP, quale la presenza di pin a collettore aperto.
Come già anticipato nella precedente tabella gli otto pin PD0... 7 permettono il trasporto bidirezionale sia di indirizzi che di dati, ovviamente in tempi diversi.
La sincronizzazione del trasferimento è realizzata attraverso una coppia di segnali che devono essere attivati alternativamente da trasmettitore e ricevitore, secondo uno schema detto "intelocking handshakes". Ciò permette di adeguare la velocità al dispositivo più lento tra quelli collegati.
Il registro Base+4 (Data port) permette di scrivere (o di leggere) un dato sui pin della LPT, semplicemente facendo una singola operazione di scrittura (o lettura).
Di seguito si riporta il diagramma temporale semplificato con l'andamento dei segnali nel caso di scrittura di un dato (cioè un byte è generato dal PC e ricevuto dalla periferica). In verde sono indicati i segnali pilotati dal PC, in rosso quelli pilotati dalla periferica:
Alcune osservazioni:
Il ciclo per la scrittura di un indirizzo è sostanzialmente identico alla scrittura di un dato. Le differenze sono solo due:
Le altre operazioni, incluse le temporizzazioni ed i timeout, rimangono invariate.
Occorre notare che il termine "indirizzo" oppure "dato" è puramente convenzionale e nulla impedisce di utilizzarli come dato1 e dato2, se nella specifica applicazione hanno questa funzione.
La porta EPP gestisce in modo automatico anche il transito di dati ed indirizzi da periferica a PC.
È necessario che, in corrispondenza la disattivazione di nDSTRB (oppure di nASTRB) siano mantenuti stabili i pin PD0...7 al fine di rispettare i tempi di set-up e di hold della porta: per sicurezza è opportuno che la periferica mantenga i dati stabili per qualche centinaio di ns nell'intorno del fronte di nDSTRB .
Nella figura seguente sono riportate le temporizzazioni dettagliate della porta EPP PC87307VUL prodotta da National Semiconductor e ampiamente usato in molti PC. Tale grafico è utilizzabile per la progettazione anche se occorre notare che non si tratta dello standard ufficiale ma solo di un'implementazione relativa ad uno specifico chip.
Accanto ai segnali riportati anche nei precedenti diagrammi semplificati sono presenti anche alcuni segnali interni al PC (WR, RD, D0... 7, IOCHRDY, ZWS), utili per comprendere nel dettaglio il funzionamento del chip ma non necessari per la progettazione di periferiche esterne.
Nel diagramma temporale è rappresentata un'operazione di scrittura seguita da una di lettura. Dallo stato del segnale nWAIT all'inizio del ciclo si vede che la rappresentazione grafica è relativa alla EPP 1.7, come del resto chiarito dalla nota 1.
| Simbolo | Parametro | Condizioni | Min | Max | Unità |
| tWW | Tempo tra i fronti di WR (interno) e di nWRITE (1) | 45 | ns | ||
| tWST | Tempo tra i fronti di WR (interno) e di nDSTRB (o nASTRB) (2) | EPP 1.7 | 45 | ns | |
| EPP 1.9 (1) | 65 | ns | |||
| tWEST | Tempo tra l'attivazione di nWRITE e di nDSTRB (o nASTRB) | EPP 1.7 | 0 | ns | |
| EPP 1.9 | 10 | ns | |||
| tWPDh | Tempo di hold di PD0...PD7 dopo che nDSTRB (o nASTRB) diviene inattivo | 50 | ns | ||
| tHRW | Tempo tra l'attivazione di nWAIT e IOCHRDY (3) | EPP 1.7 | 40 | ||
| tWPDS | PD0...PD7 validi dopo che nWRITE diviene attivo | 15 | ns | ||
| tEPDW | Tempo di validità di PD0...PD7 | 80 | ns | ||
| tEPDh | Validità di PD0...PD7 dopo nDSTRB o nASTRB | 0 | ns |
(1) I tempi tWW e tWST sono, nel caso della EPP 1.9, relativi al fronte di WR solo se nWAIT è basso. Altrimenti sono misurati rispetto all'istante in cui nWAIT diviene basso.
(2) E' garantito che nWRITE non passi da basso ad alto prima di nDSTRB (o nASTRB)
(3) Nel caso di EPP 1.9, tempo tra l'attivazione di nRD o nWR e IOCHRDY
Il tempo impiegato dalla porta EPP per completare un ciclo di scrittura o di lettura dipende sostanzialmente dal tempo che la periferica impiega per gestire il pin nWRITE. E' infatti secondario il tipo di chip utilizzato, il tipo di processore e, anche se in misura minore, il tipo di bus con cui la porta EPP è collegata al processore.
Il pin nWRITE interviene direttamente sul segnale IOCHRDY interno al computer che ha lo scopo si sospendere l'esecuzione dell'istruzione di I/O fino al suo completamento, inserendo un certo numero di cicli di ritardo. Si noti che tale sospensione avviene all'interno di un'operazione elementare e questo blocca completamente l'hardware del processore, rendendo impossibile la prosecuzione del programma o l'intervento del sistema operativo, qualunque esso sia. Questo meccanismo porterebbe quindi ad un blocco irreversibile dell'intero computer se, per esempio, nessuna periferica fosse collegata alla porta EPP...
La soluzione è costituita da una sorta di watchdog (cane da guardia) che rileva la situazione appena descritta ed interrompe la sospensione del processore intervenendo direttamente sull'hardware sbloccando il segnale IOCHRDY dopo alcuni microsecondi di inattività. Questo errore è segnalato attraverso l'uso del bit 0 del registro di stato (indirizzo Base+1): se tale bit vale 0 non vi sono stati errori, se vale 1 il ciclo non si è potuto completare a causa di un timeout.
E' opportuno verificare regolarmente questo bit se si utilizza la modalità EPP. Si noti che in caso di errore il SW deve esplicitamente azzerare questo bit altrimenti anche tutte le operazioni successive genereranno a loro volta un timeout.
Alcune parallele EPP supportano il trasferimento di dati a 16 e 32 bit. Per fare ciò è sufficiente scrivere (o leggere) una word (16 bit) o una double word (32 bit) nel registro base+4; la porta provvederà a convertire quest'unica scrittura (o lettura) in due o quattro cicli EPP. Il vantaggio è costituito dal fatto che il processore esegue più velocemente la scrittura o la lettura, eseguendo una sola operazione di I/O invece di due o quattro.
Non tutte le porte parallele EPP supportano tale metodo e ciò limita la portabilità tra macchine diverse di questa tecnica.
Per gli indirizzi è previsto solo il trasferimento di 8 bit.
Prima di utilizzare la porta in modalità EPP è opportuno eseguire due operazioni:
Per questi motivi è opportuno porre sul registro di controllo il byte 00000100b attraverso l'istruzione:
outportb (control_reg, 0x04);
Questa operazione è necessaria una sola volta, all'inizio del programma: nelle successive operazioni di I/O il controllo di questi segnali è gestito unicamente dall'HW. La successiva gestione via SW potrebbe addirittura creare problemi e pertanto vivamente sconsigliata.
Prima dell'utilizzo è ovviamente necessario impostare la porta (attraverso il settaggio dei parametri del BIOS o un apposito jumper) come EPP 1.7, 1.9 oppure EPP/SPP.
La porta parallela EPP - Versione 2.1d - Gennaio 2003
Copyright © 2001-2003, Vincenzo Villa (https://www.vincenzov.net)
Permission is granted to copy, distribute and/or modify this document under the terms of the GNU Free Documentation License, Version 1.2 or any later version published by the Free Software Foundation; with no Invariant Sections, with no Front-Cover Texts and with no Back-Cover Texts. A copy of the license is included in the section entitled "GNU Free Documentation License".
(E' garantito il permesso di copiare, distribuire e/o modificare questo documento seguendo i termini della GNU Free Documentation License, Versione 1.2 o ogni versione successiva pubblicata dalla Free Software Foundation)
Il contenuto di questi documenti è fornito "così come è" (AS IS), a solo titolo didattico e senza garanzia alcuna, implicita o esplicita. In particolare non ci si ritiene responsabili di alcun danno diretto o indiretto causato dall'uso di queste informazioni.
Tutti i nomi di ditte e prodotti citati sono proprietà dei legittimi proprietari.
La versione 2.1 di questo tutorial è stata pubblicata sul numero 217/218 (Luglio 2003) della rivista FareElettronica
| 1.0 | Settembre 1999 | Prima versione del tutorial |
| 2.0 | Luglio 2001 | Prima versione GNU FDL del tutorial. Modifiche nei diagrammi temporali (ringrazio Giulio di Pescara) |
| 2.1 | Gennaio 2003 | Descrizione EPP 1.7 |
Le versioni con variazioni limitate alla sola correzione di errori di battitura e simili sono identificate dall'aggiunta di una lettera e non sono riportate.
